[CALU] Binary Simulator, Instruction Set
- From: Benedikt Huber <benedikt@xxxxxxxxxxxxxxxxxx>
- To: calu-ss2010-tuwien@xxxxxxxxxxxxx
- Date: Sun, 25 Apr 2010 22:02:41 +0200
Hallo zusammen,
ich hab heute an CALU gearbeitet und den Binary Simulator (der im
Moment noch buggy ist) fertiggestellt.
Das positive zuerst: Unser Encoding ist recht nett, assembler/binsim/
layout.c laesst sich wohl fast 1-1 in VHDL uebersetzten.
Etwas frustrierend war das extrahieren der Core-Logik aus dem
Interpreter - hat ewig gedauert, und die Wahl von int[8] als Argument
hat auch nicht gerade zur Lesbarkeit beigetragen.Ich hab trotzdem
versucht, alles Relevante fuer anderen pipeline stages (nach decode)
nach assembler/sim/core.* zu extrahieren. Im Moment ist das ganze aber
wie gesagt noch buggy.
Zur ISA:
1. die Shift/Arith Gruppe wird nun so dekodiert wie von guenther
vorgeschlagen
2. Statt ldc und ldc00 besser nur ldc, mit einem 'negative' flag
(sprich 13-bit signed immediate)
3. ldw etc. sollte lds (load short) heissen
Ach ja, und ich hab das Geruest fuer eine Testsuite ins Repo getan,
die wir mmN sicher brauchen werden.
lg, benedikt
Other related posts:
- » [CALU] Binary Simulator, Instruction Set - Benedikt Huber
