[CALU] Re: ungewollte branch delay slots
- From: Elshuber Martin <e9825286@xxxxxxxxxxxxxxxxxxxx>
- To: calu-ss2010-tuwien@xxxxxxxxxxxxx
- Date: Fri, 14 May 2010 15:45:07 +0200
Ich denke dass der imem jetzt passen sollte
günther & andere: werft bitte trotzdem einen blick drauf.
(instruction_mem_arch2)
quartus baut aus bem ding ein (24 m4k blocks) ROM, initialisirung über
ein file (händish lesen, danke günther für die funktionen)
das registerfile ist jetzt auch ein (2 m4k blocks) RAM
der stack sollte auch mit m4k blocks implentiert werden, sonst braucht
er (zumindest bei meiner implementierung) mit 8 bit stack-pointer
(256*4B=1kB) knapp 14000 logik zellen was etwas zu viel ist :)
infos dazu findet ihr hier:
http://www.altera.com/literature/hb/qts/qts_qii51007.pdf
RAM: Example 6–13.
ROM: Example 6–25.
lg martin
Am 14.05.2010 11:40, schrieb Martin Elshuber:
ich habe fast vergessen zu sagen, daß ich im asmbin.c einige bugs
beseitigt habe.
1) LDC-immediate bug
2) LD/ST immediate BUG (bit 4/5 war nicht geflipped)
3) LDC variante mit s13immediate
4) kann sein das ich noch kleinigkeite verändert habe die ich jetzt
nicht mehr weis
lg martin
Günther Wimpassinger wrote:
Zitat von Martin Elshuber <e9825286@xxxxxxxxxxxxxxxxxxxx>:
ich habe mit dem instruction memory, so manche probleme
folgender code:
nop xor r0,r0,r0
lbl:
bp lbl
addi r0,r0,1
Ich werde mir das heute Nachmittag ansehen.
Other related posts:
