[CALU] ungewollte branch delay slots

  • From: Martin Elshuber <e9825286@xxxxxxxxxxxxxxxxxxxx>
  • To: calu-ss2010-tuwien@xxxxxxxxxxxxx
  • Date: Fri, 14 May 2010 00:39:19 +0200

ich habe mit dem instruction memory, so manche probleme

folgender code:

nop xor r0,r0,r0
lbl:
   bp lbl
   addi r0,r0,1
bp führt den sprung sofort aus. addi sollte nicht mehr ausgeführt werden

derzeit wird aber folgendes ausgefhrt

nop xor r0,r0,r0
   bp lbl
   addi r0,r0,1
   bp lbl
   addi r0,r0,1
   bp lbl
   addi r0,r0,1
   bp lbl
   addi r0,r0,1
   bp lbl
   addi r0,r0,1
   bp lbl
   addi r0,r0,1
   bp lbl
   addi r0,r0,1
   ...

ich denke das liegt irgend wie an dem adress-regigster vom 'altsyncram'

hat irgendwer eine idee wie man dass lösen kann?
vieleicht kann ja auch jemand einfach in instructionmem_arch / if_stage_arch die entsprechenden änderungen vornehmen

lg martin



Other related posts: