[CALU] SRAM mit 70 Mhz (meine Einchätzung des Problems)

  • From: Elshuber Martin <e9825286@xxxxxxxxxxxxxxxxxxxx>
  • To: calu-ss2010-tuwien@xxxxxxxxxxxxx
  • Date: Tue, 01 Jun 2010 22:11:25 +0200

Bei der derzeitigen Implementierung wird das Byte Enable am beginn des 2. Zyklus gesetzt, dann dauert es ca 10ns bis die Daten da sind, daß muß dann noch gemuxed, und ins register geschrieben werden

dafür reichen offensichtlich 14.285 ns nicht aus.

Mein Lösungs Vorschlag: man könnte die berechnung der byte enable bits chon in der EX stufe nach der alu machen, das wird vermutlich in etwa solange daueren wie das Zero Flag. Dann könnte man ev. die Byte Enable Bits schonim ersten Zyklus schreiben. das Ergebnis sollte dann nach 2 Zyklen rechtzeitig da sein.

Ev. könnte dieser Vorschlag auch einen 'Schreib Zyklus sparen (das weiß ich aber nicht)

lg Martin


Other related posts:

  • » [CALU] SRAM mit 70 Mhz (meine Einchätzung des Problems) - Elshuber Martin