On Fri, 18 Nov 2005 08:47:42 +0100, Mario Prato wrote: >allora da quello che ho capito, questa e' la logica di indirizzamento: > >A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 > 0 0 0 0 0 x x x x x x x x x x x -> ram 2K > 0 0 0 0 1 x x x x x x x x x x x -> 1770 > 0 0 0 1 0 x x x x x x x x x x x -> pia > 0 0 0 1 1 x x x x x x x x x x x -> spare > >giusto? E' esatto. A0 e A1 selezionano i registri interni. I banchi che mi servono liberi sono quello del 1770 e quello del PIA, pensavo di mettere due porte di LS260 tra A2 e A10 e un LS00 sulle due uscite in modo da avere un OR a 9 bit, e dare in pasto questo risultato ai due CS con due porte OR. In questo modo i chip vengono selezionati SOLO con tutti i bit A2-A10 a 0. Ora occorre un po' di logica per andare sul CS della eprom, partendo dai due CS dei chip di periferica e i due chip di memoria (RAM+SPARE) in modo che ci sia una condizione vera solo quando tutti sono falsi... hmmmm... devo cominciare a ridisegnare in A2? Cmq e' vero che senza il paper planning non si va da nessuna parte... >la cosa non e' cosi' tragica come dici, basta avere tutto chiaro >prima di agire :) E basta ragionare a mente fresca la mattina piuttosto che sragionare a mente stanca la notte... :-) >ps la ram che ho comprato era la 628512, ma RS lo da come prodotto >non disponibile :( >ora le 512x8 sono tutte smd... boh! Ebbene no! Su Farnell c'e' la RAM 62LV4001 che ti dicevo, in contenitore DIP32, il loro codice e' 413-6022... Ciao! /\ /--\ndrea (C) 1982 Sinclair Research Ltd homepage http://andrea.modelberg.it