Hello.
L'évolution de RISC OS pour supporter mieux le Pi3 est en bonne voie.
Les résultats sont intéressants, avec le support du changement de
fréquence à la volée, qui permet de faire décoller les scores processeur
sans risque de chauffe. A 13,7 fois la vitesse CPU d'un RISC PC Strong
ARM, le Pi3 est officiellement l'ordinateur le plus rapide pour RISC OS,
hors Itanium et Igpev5 (beaucoup plus chers). Les accès disques restent
toutefois lents...
Autre actualité, certains changements récents permettent de faire
tourner du code sur les autres cœurs d'un Pi2. Maintenant que le travail
a débuté, les développeurs de ROOL se disent qu'il ne serait finalement
pas si dur d'aller plus loin, en permettant par exemple de lancer du
code en ligne de commande via une version multicœur du module
TaskWindow.
Et ils vont même plus loin, en proposant de dédier une ROM spécifique
avec CLib et interpréteur ARM à chaque cœur secondaire. Comme ça, le
code ASM, C comme Basic pourra tourner dessus. Reste que le système
tourne sur le cœur 0. Appeler une SWI depuis un autre cœur est donc
impossible. Il faut demander à une tâche fonctionnant sur le cœur 0 de
s'en occuper.
Sauf que là encore, les devs de ROOL vont plus loin que ce que j'avais
espéré et suggéré. Ils se proposent de faire une passerelle pour les SWI
entre les cœurs secondaires et le cœur principal. Bien entendu, c'est le
cœur 0 qui se chargera des tâches système. Trop d'appels aux SWI le
mettra donc à plat. D'un autre côté, s'il n'a plus que cela à faire...
De fait, même les applications Wimp pourraient tourner sur un cœur
secondaire (si pas trop d'appels Wimp).
Si j'ai bien pigé, tout ceci pourrait être assez rapidement mis en
place, hormis la partie Wimp multicœur, plus compliquée.
Intéressant tout ça :)
Bye, David
