Un thread sur l'utilisation du multicoeur...
https://www.raspberrypi.org/forums/viewtopic.php?f=55&t=99747&sid=48bfc49c6fdd942f650bcbd6f61ffd0f
Une des personnes aurait utilisé du code issu d'un développement bare
metal (sans OS donc), réemployé sous RISC OS.
Je serai curieux de savoir comme cela marche, car RISC OS gère lui même
le cache L2. Cela suppose donc des adaptation dudit code.
AMHA, ce qu'il faudrait, c'est un modèle de réservation de la mémoire
et de configuration du cache, qui serait applicable à tout code
assembleur et permettrait de le 'pousser' sur le second coeur d'un Pi
(3e, 4e), d'une Panda ou autre.
Yapukafaukon.
A°, David
