In realtà la cosa non è difficile a realizzarsi, in pratica nella Ula esiste un segnale IOREQ-TW3 che non è altro che il segnale A0 or nIORQ campionato da un FF con clock quello della CPU. L'unico motivo per attendere il Tw è garantire la stabilità dei segnali... comunque effettivamente nel libro il tutto è descritto in dettaglio ;-) Il giorno 01/nov/2012 21:36, "Mario" <ilovez80@xxxxxxx> ha scritto: > > ma scusa sia WR che IORQ vanno su sul T3, come fa l'ula ad aggiornare il > latch sul TW? conta i cicli in base al clock della cpu? perche' complicarsi > la vita cosi'? > devo comprarmi il libro.. :) > > At 21:28 01/11/2012, you wrote: > > Ciao! >> Ti confermo che gli altri bit della porta $fe sono aggiornati in modo >> "pressoché" istantaneo. >> >> Volendo essere precisi al ciclo di clock, vengono aggiornati durante i >> cicli "W" e "3" di una sequenza di "port write" dello Z80. >> > > >