On Mon, 13 Jun 2005 10:44:45 +0200, Mario Prato wrote: ><html> ><body> Spegni l' accatiemmeelle! :-))) >Girando sui newsgroup, in particolare comp.arch.fpga (dedicato alle >logiche programmabili) ho trovato questo post sulla questione di far >passare o no un segnale di clock attraverso una porta logica, in pratica >quello che avviene nella ULA quando sospende il clock dello >Z80... Non mi e' del tutto chiaro il perche'. Si riferiscono alla fase critica del tempo di propagazione dello stato logico? Ciao! /\ /--\ndrea (C) 1982 Sinclair Research Ltd homepage http://andrea.modelberg.it