[SI-LIST] Re: HDI and SERDES Channels

  • From: "Loyer, Jeff" <dmarc-noreply@xxxxxxxxxxxxx> (Redacted sender "jwloyer" for DMARC)
  • To: "carson.au@xxxxxxxxx" <carson.au@xxxxxxxxx>, "si-list@xxxxxxxxxxxxx" <si-list@xxxxxxxxxxxxx>
  • Date: Tue, 8 Nov 2016 16:46:27 +0000

I forgot to mention...
If you go this route (pardon the pun), you'll need to explicitly call out the 
voided areas above the signal traces as "NO THIEVING" areas, else your vendor 
may put thieving over your beautifully controlled traces.  When this happens, 
you'll really understand that copper is copper, regardless of what it's 
connected to (or not at all) and influences your impedance the same.  It wreaks 
havoc with your impedance.  But, it's probably a moot point for most non-server 
designs, as Lee said.

Jeff Loyer 
Signal Integrity Lead
Amazon Web Services (AWS)

-----Original Message-----
From: Loyer, Jeff 
Sent: Thursday, November 03, 2016 8:16 AM
To: 'carson.au@xxxxxxxxx' <carson.au@xxxxxxxxx>; si-list@xxxxxxxxxxxxx
Subject: RE: [SI-LIST] HDI and SERDES Channels

I think you'd have to void the layers above or below your signal traces.  For 
instance, I can imagine routing the longest lengths on the outermost layers of 
the "core" of a build-up stackup and voiding layers above those traces to allow 
me to widen the traces (they would also be relatively thick, further lowering 
loss).  You'd want a solid plane above them somewhere, but it doesn't have to 
be the adjacent layer.  You'd also have to be careful to specify smooth copper 
on those layers, else the manufacturer will probably undo your great efforts by 
putting rough copper on them.

Jeff


-----Original Message-----
From: si-list-bounce@xxxxxxxxxxxxx [mailto:si-list-bounce@xxxxxxxxxxxxx] On ;
Behalf Of Carson Au
Sent: Thursday, November 03, 2016 5:07 AM
To: si-list@xxxxxxxxxxxxx
Subject: [SI-LIST] HDI and SERDES Channels

Hi Experts,
From my understanding, HDI build-up layers require thin prepreg layers, leading 
to very thin trace widths for 100ohm differential impedance control
- and your high speed serial links would suffer great conductor loss.

How do you mitigate against this?

If your design has many build-up layers with thin build-up layers on either 
side of your stripline, then it is impossible to even get something like 100um 
(4mil) trace widths for your 100 ohm differential pairs!!

Regards,
Carson


------------------------------------------------------------------
To unsubscribe from si-list:
si-list-request@xxxxxxxxxxxxx with 'unsubscribe' in the Subject field

or to administer your membership from a web page, go to:
//www.freelists.org/webpage/si-list

For help:
si-list-request@xxxxxxxxxxxxx with 'help' in the Subject field


List forum  is accessible at:
               http://tech.groups.yahoo.com/group/si-list

List archives are viewable at:     
                //www.freelists.org/archives/si-list
 
Old (prior to June 6, 2001) list archives are viewable at:
                http://www.qsl.net/wb6tpu
  

------------------------------------------------------------------
To unsubscribe from si-list:
si-list-request@xxxxxxxxxxxxx with 'unsubscribe' in the Subject field

or to administer your membership from a web page, go to:
//www.freelists.org/webpage/si-list

For help:
si-list-request@xxxxxxxxxxxxx with 'help' in the Subject field


List forum  is accessible at:
               http://tech.groups.yahoo.com/group/si-list

List archives are viewable at:     
                //www.freelists.org/archives/si-list
 
Old (prior to June 6, 2001) list archives are viewable at:
                http://www.qsl.net/wb6tpu
  

Other related posts: