[riscosfr] Re: Peut-on travailler avec RISC OS 5 et 32 Mo de RAM ?
- From: Rick Murray <heyrick@xxxxxxxxx>
- To: riscosfr@xxxxxxxxxxxxx
- Date: Tue, 27 Mar 2018 09:22:21 +0200
Salut,
Homme de peu de foi.
C'est parce-que je lire les fiches d'infos. ;-)
Pas mal de Cortex-M sont maintenant des puces 32 bits assez > classiques. Il
y en a même une à 4 Mo de RAM :
https://eu.mouser.com/ProductDetail/Texas-Instruments/TMS5704357BZWTQQ1?qs=SMCV84mnLhmfmOUPj1NNfA%3d%3d
Cet microprocesseur est un de le série ARM-R, qui offrir le puissance de 32
bits sur un plateforme adapté pour "realtime" quand il est absolument essentiel
de sais quand chaque instruction exécute.
ARM dit, en anglais:
Virtual memory (implemented on ARM cores via a Memory Management Unit, or MMU)
permits the translation of virtual addresses, issued by the processor, to
physical addresses which are issued to the memory system. While a vital
component in systems which are capable of running a rich OS, such as Linux,
they introduce non-deterministic and unpredictable memory access latencies
which are not acceptable in hard real-time systems. Likewise, caches, which are
very helpful in accelerating both instruction fetches and data memory accesses,
introduce an unpredictable variability in memory access times which is not
compatible with hard real-time requirements.
Sans cache, il est un peu lente mais pas trop grave, l'ARM2 n'a pas de cache.
Mais sans MMU, il est inutile pour RISC OS. Il y besoin d'un MMU pour mettre le
RMA à le position anticipé, pour mettre TOUS les tâches à &8000 (et bouger les
quand changement du tâche).RISC OS a besoin d'un MMU. C'est pas optionnel.
Plus classiquement, pas mal de modèles à 1 Mo de RAM sont accessible
Encore, c'est le famille Cortex M. Il est conçu pour les choses "embedded" et
pas les systèmes d'exploitation. Donc, il vous offrir jusqu'à 240 interrupts,
mais, encore, aucun MMU. Voir le Cortex M7 référence technique pour les autres
différences.
Si on souhaiterait un MMU, c'est le famille ARM Cortex A.
Heureusement il y beaucoup de choix.
Ceci n'est pas irréaliste dans le cadre
d'une puce, avec peu d'I/O et de l'Ethernet intégré.
C'est pas trop différent d'un OMAP3. Le Pi est pareil, sauf pour il n'a pas de
PHY (Ethernet).
Amicalement,
Rick.
Other related posts:
