[ibis] Agenda, IBIS Summit Meeting at DesignCon 2018

  • From: Mike LaBonte <mlabonte@xxxxxxxxxx>
  • To: <ibis@xxxxxxxxxxxxx>, <ibis-users@xxxxxxxxxxxxx>
  • Date: Fri, 26 Jan 2018 17:47:24 -0500 (EST)




IBIS Summit at DesignCon 2018
Agenda


The IBIS Summit Meeting at DesignCon 2018 will be held Friday, February 2,
agenda found below. Those attending may take the escalator from the Atrium
area of the Santa Clara Convention Center to the second floor, where room
209 is found inside the enclosed meeting room area near the top of the
escalator.

If you have not yet registered for the summit but plan to attend, please
see the registration information below. Presentation materials will be
available on-line during the event.

Many thanks to our co-sponsors listed below.

Mike LaBonte, SiSoft
Chair, IBIS Open Forum

  _____  

IBIS Summit at DesignCon 2018

  _____  


IBIS SUMMIT:

February 2, 2018 08:00-17:00

                

ROOM:

209

                

LOCATION:

Santa Clara Convention Center
5101 Great America Parkway
Santa Clara, California

                

SPONSORS:

Cadence Design Systems
Keysight Technologies
Mentor, a Siemens Business
Synopsys

  _____  

 <http://www.designcon.com/?_mc=barter_x_x_le_tsnr_dc_x_x-ibis

  _____  

AGENDA (subject to change)


08:00

REFRESHMENTS AND SIGN IN


08:30

WELCOME AND INTRODUCTIONS 
Mike LaBonte (SiSoft)


08:45

IBIS Update 
Mike LaBonte (SiSoft)


09:00

IBIS-ATM Task Group Report 
Arpad Muranyi (Mentor, a Siemens Business)


09:10 

IBIS Interconnect Task Group Report 
Michael Mirmak (Intel Corporation)


09:30

Effective Simulation Set Up with Latest IBIS Models - Cooperation with IEC
63055 / IEEE 2401 
*Yoshinori Fukuba, **Kazuki Murata (*Toshiba, **Ricoh)
[Presented by Yoshinori Fukuba (Toshiba)]


10:05

BREAK, REFRESHMENTS (15 Minutes)


10:20

Go Big or Go Home: The First Transatlantic Telegraph Cable and the Birth
of Electrical Engineering 
Thomas Lee, Stanford University


11:05

Subcircuits, S-parameters and T-line models: Why and How We Set References

Vladimir Dmitriev-Zdorov (Mentor, a Siemens Business)


11:30

Using IBIS-AMI in COM Analysis 
Wei-hsing Huang (SPISim)


12:00

FREE LUNCH (Pre-registration required, 60 minutes))


13:00

Addressing DDR5 Design Challenges with IBIS-AMI Modeling Techniques 
Todd Westerhoff, Doug Burns, Eric Brock (SiSoft) 
[Presented by Todd Westerhoff (SiSoft)]


13:30

DRAM Equalization for Next-Generation DDR Technologies 
Randy Wolff (Micron Technology)


13:50

DDR5 Equalization Options with IBIS 
Arpad Muranyi (Mentor, a Siemens Business)


14:20

BREAK, REFRESHMENTS (15 Minutes)


14:35

IBIS-AMI Post-Simulation Analysis 
Mike LaBonte, Todd Westerhoff (SiSoft) 
[Presented by Mike LaBonte (SiSoft)]


15:05

OPEN DISCUSSION AND CONCLUDING ITEMS 
Next Open Forum Meeting: February 16, 2018


17:00

END OF MEETING ROOM AVAILABILITY

                
  _____  


People involved in IBIS Model development, EDA tool development, and
digital circuit design are invited to participate. If you wish to
participate, please register with the information below:


Name:

 


E-mail address:

 


Company:

 


Send to:

Lance Wang (lwang@xxxxxxxxxx <mailto:lwang@xxxxxxxxxx> )


C Copyright 2018 IBIS Open Forum


To unsubscribe send an email from the subscribe address to
ibis-request@xxxxxxxxxxxxx, subject=unsubscribe
<mailto:ibis-request@xxxxxxxxxxxxx?subject=unsubscribe

 

GIF image

GIF image

Other related posts:

  • » [ibis] Agenda, IBIS Summit Meeting at DesignCon 2018 - Mike LaBonte