[ibis-editorial] Re: alternatives

  • From: Walter Katz <wkatz@xxxxxxxxxx>
  • To: <radek_biernacki@xxxxxxxxxxxx>, <ibis-editorial@xxxxxxxxxxxxx>
  • Date: Fri, 29 Jul 2016 15:17:06 -0400 (EDT)

Radek,

 

Note that I consider your Case A strictly limited to DUT or Ground Based
Power Integrity. It talks about a package model that does not have a
reference inside the package. This is the case of "Node 0" or a case where
there is a C_pkg hooked up to a node that is external to the package. For
DUT it is academic because all of the rails are DC and perfect voltage
sources. In DIA (Simulation) is only applies when one is doing Ground
Based Power Integrity where all "GND" can be connected to Node 0.

 

If one is not doing Ground Based Power Integrity, then we have a
contradiction - it hurts cannot do it.

 

Walter

 

From: Walter Katz [mailto:wkatz@xxxxxxxxxx] ;
Sent: Friday, July 29, 2016 1:21 PM
To: radek_biernacki@xxxxxxxxxxxx; ibis-editorial@xxxxxxxxxxxxx
Subject: RE: [ibis-editorial] alternatives

 

Radek,

 

First, my assumption is that W-Element5 is a package model.

 

The correct picture for a Device In Action is a legacy I/O buffer with the
following 5 terminals (excluding the stimulus input for an Output and the
output "z" pin of a receiver, and excluding Receivers which have an
External Reference):

Pullup_ref

Pulldown_ref

Power_clamp_ref

Gnd_clamp_ref

I/O 

 

Case I a 5 pin device. The most general correct package model is a 10
terminal IBIS-ISS subckt with 5 terminals at the buffer and 5 terminals at
the pins.

 

If you can agree with this statement, we can move forward. If you do not
agree with this statement, can you describe a real component where this
statement is not true. By correct, I mean a model which represents the
true behavior of the interconnect between the buffer and pins, accounting
for all return currents.

 

Case II is a 6 pin device with this 5 terminal I/O buffer, the sixth pin
being a "Ground" pin, and none of the [* Reference] values are 0.0V. This
is a real case (RS232). The most general correct package model is an 11
terminal IBIS-ISS subckt with 5 terminals at the buffer and 6 terminals at
the pins.

 

If you can agree with this statement, we can move forward. If you do not
agree with this statement, can you describe a real component where this
statement is not true. By correct, I mean a model which represents the
true behavior of the interconnect between the buffer and pins, accounting
for all return currents.

 

These are both variants of your Case B. Note that I am not describing what
IBIS allows you to do in package models, I am describing is correct
package models with full accounting for all return paths for the package
model in the component itself. I also talk about the package model as an
IBIS-ISS subckt instead of a W-Element.

 

Now to how you are connecting the load (DUT)? and how you are connecting
the channel (DIA/Simulation)?  

How you are connecting the load (DUT)?

If the test fixture reference node is not one of the 4 rail pins in Case
I, and not one of the 5 rail pins in Case II, how does one account for the
return currents when generate the DUT measurements? Easy, in DUT we are
supplying DC to all of the rail voltages, so return path currents are
handled by the "ideal" power supplies.

How you are connecting the channel (DIA/Simulation)?

Any way the PCB designer wishes to! Of course the channel will not work
very well at high speed if there is not a return path for the currents
going down the I/O to the other rail pins, but if a PCB designer chooses
to not correctly image the I/O correctly on the PCB, the so be it,
although it may be useful for simulation to reflect this problem.

 

In all of these cases there is no need for a node to be the reference for
simulation measurements, since all that is required for the buffer to
simulate properly is the relative voltages between the I/O buffer
terminal.

 

It may be useful to explain all of this someplace in IBIS, and this is why
I have suggested adding something like this in IBIS:

 

During simulations, the rail voltages applied to a buffer model may be
different then the DUT conditions. If the differences between the
simulation rail voltages are the same as the differences between the DUT
voltages then the EDA tool can reliably shift the voltage measurements at
the I/O pad by the difference between the DUT and simulation voltage rails
to compare the simulation measurements with the voltage specified in the
model subparameters. If the differences between the simulation rail
voltages are not the same as the differences between the DUT voltages for
Input models then the EDA tool may choose to compare voltage measurements
at the Input pad in a more complex manor (scaling). If the differences
between the simulation rail voltages are not the same as the differences
between the DUT voltages for Output models then the models should simulate
since the currents from the IV tables are based on voltage differences
between the I/O pad and the appropriate rail voltage. The accuracy of
these simulations will not account for impedance differences or rise time
and fall time differences when a model at a PVT corner is operating at a
different "V" then specified for the PVT corner.

 

Walter

 

 

 

 

From: ibis-editorial-bounce@xxxxxxxxxxxxx
<mailto:ibis-editorial-bounce@xxxxxxxxxxxxx>
[mailto:ibis-editorial-bounce@xxxxxxxxxxxxx] On Behalf Of
radek_biernacki@xxxxxxxxxxxx <mailto:radek_biernacki@xxxxxxxxxxxx> 
Sent: Friday, July 29, 2016 11:07 AM
To: ibis-editorial@xxxxxxxxxxxxx <mailto:ibis-editorial@xxxxxxxxxxxxx> 
Subject: [ibis-editorial] alternatives

 

Hi All,

 

Below are three cases (not exhaustive) of the boundaries of what IBIS
file/model info could contain.

 

I would like to arrive at our common understanding of what the legacy
files contained and what we need to decide on moving forward. I
intentionally did not attach the ground symbol to any of the rails.
However, I intentionally keep all the rails separate, though as particular
cases some may collapse to common rails.

 



 

 

Radek

PNG image

Other related posts:

  1. Home
  2. ibis-editorial
  3. Archive
  4. 07-2016