2010/10/20 Mingjie Xing <mingjie.xing@xxxxxxxxx>: > > 我按照mailinglist的习惯,把原文放在上面,回复放在下面。个人的想法如下, > > 1、如何保证每个优化遍(pass)所做得优化,不会被后续的优化干扰掉。比如软流水调度fmodulo-sched,它做得优化会不会被后续的调度,或者基本块重排,机器特定的优化干扰? > > 2、如何将与体系结构相关的信息尽量详尽的描述出来。比如预取,算法用到的一些硬件特性参数,必须能够足够贴切,这样才能有性能提升。 > 这里能具体点不? > 3、将优化做得尽量细致。我之前看预取的实现,做得很粗略,有很多地方可以改进的地方。这也会影响性能。 这里能具体点不? > > 4、增强编译器基础分析的能力。比如别名分析,指针分析。这也会提高性能。 > > Mingjie > 很好,谢谢!我再好好想想。 -- Yao Qi <qiyaoltc AT gmail DOT com> http://sites.google.com/site/duewayqi/