[CALU] Re: sim/opdecode

  • From: Martin Elshuber <e9825286@xxxxxxxxxxxxxxxxxxxx>
  • To: calu-ss2010-tuwien@xxxxxxxxxxxxx
  • Date: Sat, 15 May 2010 14:26:47 +0200

Günther Wimpassinger wrote:
Zitat von Elshuber Martin <e9825286@xxxxxxxxxxxxxxxxxxxx>:

ja ist es. :), es sollte aber auch mit me_top gehen denke ich :)
meine testbenches unterscheiden such nur im hexfile, das im instruction mem geladen wird ich kenne aber leider keine mthode wie man das file ins do script einbauen kann do vieleicht?

Ich stell mal eine kleine Testbench als Template zusammen, die auch das externe SRAM und den UART vernünftig simuliert (also das mal LD/ST auf SRAM und UART testen und in Modelsim bewerten kann)

irgendwie funzt die rom initialisierung bei der gatelevel simulation nicht, weißt du warum?

Wie simulierst du auf Gatelevel. Ist das für dich das selbe wie Post-Layout Simulation? Also mit Quartus kompiliert und dann das File unter (simulation/modelsim) simuliert?
man kann (zumindest im windows, im quartus bei eda-tools run gatelevel simulation) machen

lg
Günther





Other related posts: