[CALU] binsim und UART Bug
- From: Günther Wimpassinger <e0525147@xxxxxxxxxxxxxxxxxxxx>
- To: "CALU G. Wimpassinger" <calu-ss2010-tuwien@xxxxxxxxxxxxx>
- Date: Mon, 24 May 2010 20:05:41 +0200
Hi,
hat sich in "iomapped" etwas mit binsim verändert? Denn das Script
"target/apps/binsim" funktioniert nicht mehr richtig.
Außerdem habe ich noch einen kleinen Bug im UART ("rd" signal wird zu
lange an "sc_uart" weiter geleitet). Soll ich diesen gleich in iomapped
beheben, oder in einem separaten Branch (mit master als parent)?
Ich habe gesehen, dass Benedikt die Waitstates in die IO-Submodule
verlagert hat. Dabei verwendet er für den UART das Signal "rdy_cnt"
welches von "sc_uart" nicht verwendet wird (ist immer "00").
Wenn genüscht kann ich die "busy" Erzeugung für UART ausbessern und für
SRAM kann ich sie auch von "datamem" nach "sram" verschieben. Ich hatte
sie ursprünglich in "datamem" um Logik zu sparen.
lg
Günther
Other related posts:
