Zitat von Benedikt Huber <benedikt@xxxxxxxxxxxxxxxxxx>:
On 20.05.2010, at 19:09, Günther Wimpassinger wrote:ALU_ADD,ALU_SUB,ALU_SLL stellt kein problem dar. Das zu synthetisieren bring mir ein Design mit ca 90 MHz.
Hallo, ich habe gerade einen eher erfolglosen (weil fmax reduzierenden) Versuch hinter mir, die Logik fuer memory mapped IO in ein eigenes Modul auszulagern.
Kannst du mal den Sourcce "herzeigen". Ich sehe im Moment keine Veränderungen nach einem "git pull"