[CALU] Templates für Module und Testbench

  • From: Günther Wimpassinger <e0525147@xxxxxxxxxxxxxxxxxxxx>
  • To: "CALU G. Wimpassinger" <calu-ss2010-tuwien@xxxxxxxxxxxxx>
  • Date: Sun, 2 May 2010 02:21:40 +0200

Hi,

endlich habe ich es geschaft Templates für VHDL Module und ihre
Testbenches anzulegen. Habe für die Testbenches auch gleich "do"
Skripts angelegt, damit man nicht jedesmal in Model-Sim mühsam alles
runterkompilieren muss. Also: Template kopieren, Skript anpassen. Ich
hoffe ich habe nichts übersehen.

Post-Layout-Simulation geht mit den freien Versionen Quartus II Web
Edition 9.1SP2 und Model-Sim Altera 6.5b Starter Edition leider nicht.

Die Projekte funktionieren sowohl unter den Windows Versionen von
Quartus II Web Edition 9.1SP2 und Model-Sim Altera 6.5b Starter Edition
alsauch unter den GNU/Linux Versionen (getestet unter Ubuntu 9.10
32bit).

Anfangs werden wir das wohl so handhaben müssen, dass jeder seine
In/Out-Records in einem eigene Package (module_type.vhd) definiert. Das
führt natürlich dazu, dass der Out-Record von einem Modul ein In-Record
eines anderen Moduls ist, und diese somit doppelt definiert werden. Da
wir aber noch keine stabilen Interfaces haben, fällt mir im Moment
keine bessere Variante ein.

In HwMod haben wir das so gehandhabt, dass sich einer um das Package
mit den Recorddefinitionen gekümmert hat und alle notwendigen
Interfaces zwischen den "großen" Modulen erstellt hat. Das läßt sich
hier meiner Meinung nicht so einfach durchführen.

lg
Günther


Other related posts:

  • » [CALU] Templates für Module und Testbench - Günther Wimpassinger