[CALU] Pipeline simulation

  • From: Günther Wimpassinger <e0525147@xxxxxxxxxxxxxxxxxxxx>
  • To: "CALU G. Wimpassinger" <calu-ss2010-tuwien@xxxxxxxxxxxxx>
  • Date: Fri, 14 May 2010 19:13:15 +0200

Hallo,

habe jetzt eine noch NICHT fertige testbench um die komplette Pipeline
zu simulieren (pisp_template).

Es soll folgendes möglich sein, wenn ich fertig bin (heute abend)
- SRAM Modell in ModelSim simulieren
- UART als Zeichenausgabe in ModelSim - Console
- Laden von Programmen in das Instruction-Memory (angabe der Datei
vermutlich im .do File)

Vom Testbench-Source sollte nichts mehr zu machen sein.

lg
Günther



Other related posts: