[CALU] Re: Instruction Set Encoding

  • From: Martin Elshuber <e9825286@xxxxxxxxxxxxxxxxxxxx>
  • To: calu-ss2010-tuwien@xxxxxxxxxxxxx
  • Date: Fri, 09 Apr 2010 17:57:36 +0200

David Markvica wrote:
Zu schnell auf senden geklickt..

On 2010-04-09, at 14:35, David Markvica wrote:
d) Wie schaut es jetzt bit byteweisen und halfword load/store operationen aus?
wir sollten us mal über addressing modes einigen

Die Frage hab ich vorher ueberlesen.
Was genau ist da noch offen?
welche addressieurngs modi machen wir genau (passen diese 2)
machen wir byte, word. Weiß jemand ob unser Sram uns beu byte zugriffen hilft?

mir fällt dazu noch ein weiterer punkt ein:
unsere boards haben ein flash, was machen wir damit?

ich fände es eigentlich recht nützlich wenn wir byte/word addressing auch machen würden. probiert mal (nur das padding) von hash algorithmen zb. SHA1, MD5 ohne byte addressing zu implementieren
und (noch schlimmer ohne shift mit zwei registern als als operatoren)

für mein programm hätte ich die idee gehabt SHA1 zu implementieren.

noch eine grundsatz frage:
wenn wir nur mit relativ kurzen immedates arbeiten. wie bekomme ich eine addresse zb im sram halbwegs sinnvoll in ein register?

lg martin

e) add LOADPAGE: Ich bin mir nicht sicher, ob eine Softwareimplementierung 
nicht ausreichen wuerde, aber wir koennen es ja vorerst mal drinnenlassen, oder?
man braucht auf jeden fall eine LDinstruction operation. Egal ob diese nur ein oder mehrere 
Words lädt. Das leise sich aber auch über Addressen lösen
Zb:
ADDR<=0x1000 == ROM
ADDR<=0x2000 == Instructions
rest SDRAM
anmerkung die zahlen sind hausnummern
Oder wir verwenden den XMOS Trick und fetchen bei allen Instruktionen, die das 
Memory nicht brauchen im Memory Access stage eine Instruktion in den Buffer. 
(Oder besser gesagt 1 1/2 Instruktionen bei 24bit Instruktionen, 32bit Speicher 
Interface)

Sollte natuerlich 1 1/3 heissen.

d~


Other related posts: