[CALU] Re: ISA-Encoding-neu
- From: Benedikt Huber <benedikt@xxxxxxxxxxxxxxxxxx>
- To: calu-ss2010-tuwien@xxxxxxxxxxxxx
- Date: Wed, 14 Apr 2010 19:29:41 +0200
On 14.04.2010, at 19:07, Martin Elshuber wrote:
Hab gerade was in repo getan.
bitte schaut es euch genau an ob nichts doppelt belegt ist
Die Xe werden immer weniger,
die codierung (leider) komplizierter
und die fehlerwahrscheinlichkeit immer höher.
bei doppeltbelegungen wird es wahrscheinlich jetzt schon recht
kompliziert noch was zu ändern.
Mmh, ich werde das ganze beizeiten mal in maschinenlesbare Form bringen.
bei den PRED befehl ist jetzt ein X, das kommt mir komisch vor. was
ist falsch?
Ich komm auf 4 (predicate) + 4 (opcode) + 11 (comparison) + 4
(destination predicate) = 23 Bits
LDW,LDB bzw STW,STB kollidieren, das ist ungünstig
s/STW/STHW bitte
ich hab auch keinen guten vorschlag, aber loadpage wuerd ich schon
drinnenlassen.
lg, benedikt
meine vorschläge:
1) LDW/STW wegwerfern
2) LDB/STB wegwerfern
3) bei beiden die Immediate Addressierung wegwerfen
4) bei beiden die Register Addressierung wegwerfen
5) Wir verzichten bei den LDW,LDB,STW,STB auf das schift, und nehmen
nur einen 5bit immediate
6) wenn das X bei pred korrekt ist, könnten wir uns dieses x und die
loadpage op ausborgen und beide addressierungen implementieren (ich
glaube wir brauchen beide)
7) wir nehmen das X vom von pred, und implementieren STB,STW,LDB
andere vorschläge?
Other related posts:
