[CALU] Re: Blockdiagramm

  • From: Günther Wimpassinger <e0525147@xxxxxxxxxxxxxxxxxxxx>
  • To: calu-ss2010-tuwien@xxxxxxxxxxxxx
  • Date: Mon, 3 May 2010 23:24:19 +0200

Zitat von Martin Elshuber <e9825286@xxxxxxxxxxxxxxxxxx>:

Günther Wimpassinger schrieb:

berücksichtigen. Ich befürchte nur, dass es sich zeitlich nicht ausgehen wird.


Damit meinte ich, das wir zu wenig Zeit haben werden, es zu
implementieren (in VHDL). Nicht das Timing im FPGA.

ldc r0,1
ldc r1,2
predset r0=r1, p1
add r0,r0,5   (p2)   ;do not store t
st  r10,r0           ;don't use alu forwarding result of register r0

Warum verwende ich hier p2?  Es sollte heißen "addi r0,r0,5 (p1)", ich
will ja "addi" durch "nop" ersetzen, so dass "st r10,r0" das nicht
geforwardete r0 aus dem Register Memory nehmen muss.

(von links nach rechts lesen, zeilen arbeiten parallel)

WB: npreds wird berechnet     +
FW: mux leitung auf (forward) + FW: fetch pa,pb,pred (3, 16 auf 1 muxe)
EX: preds  lesen              +
  + mux auswerten rd_en'<=rd_en&pval
ID:
                                      + muxsel-setzen
EX: rb shift                  + rb sel
  + alu_operation
EX: ra sel


Das scheint irgendwie verrutscht zu sein, kannst du das als Textdatei
anhängen, weil ich kann das nicht sinnvoll über webmail entziffern. Danke.


'abend
Günther


Other related posts: