[CALU] Re: Arbeitseinteilung Module
- From: Günther Wimpassinger <e0525147@xxxxxxxxxxxxxxxxxxxx>
- To: calu-ss2010-tuwien@xxxxxxxxxxxxx
- Date: Thu, 29 Apr 2010 17:56:32 +0200
Zitat von Benedikt Huber <benedikt@xxxxxxxxxxxxxxxxxx>:
Hi,
Benedikt: Decoding, inklusive Masks, Sign Extensions
David: Stack (Interner Speicher) + Logik
Guenther: SRAM Controller
Josip: ALU
Martin: Predicates
Martin hat sich auch netterweise bereiterklaert, dass Blockdiagramm
in Visio zu vervollstaendigen.
lg, benedikt
In Assignment 5 sollte man die Pipeline mit einigen Befehlen testweise
(im Gedanken) durchlaufen, um Probleme zu finden.
Da ich SRAM implementiere, werde ich dass mit den Load/Store
operationen durchführen.
Des weiteren würde ich Benedikt oder Martin bitten die ISA Semantik für
die Predicate Instructions zu vervollständigen (isa-semantic.tex). Alle
anderen sind bereits spezifiziert. Da ihr beiden die Simulatoren
programmiert habt, halte ich das für am Sinnvollsten.
Bsp:
\code{
\STATE statement
\IF{condition}
\STATE in-if-statement
\ELSE
\STATE else-statement
\ENDIF
\STATE statement
}
Quartus und CO:
Ich bin gerade dabei die Verzeichnisstruktur anzulegen, erstelle die
Top-Level-Entity und das Pin-Assignment. Des weiteren werde ich gleich
mal ein Modul-Template mit In/Out etc. anlegen.
Megafunction-Blöcke fügt man in Quartus in ein "Block Diagram/Schematic
File" mit dem sogenannten "Symbol Tool" (das UND-Gatter Symbol in der
rechten Toolbar, wenn man ein .bdf File offen hat) ein.
Wichtig sind aber nur das erstellte .vhd File und die
Component-Definition (.cmp). Diese beiden Dateien ins Sourceverzeichnis
"src/<module>" geben und dann in der Top-Level-Entity (oder wo auch
immer) instantiieren.
Wie das funktioniert könnt ihr euch bei der PLL ansehen. Die hab ich
momentan mit 40MHz (clk_input * 2) angegeben.
Anfangs werde ich aber für jeden von uns eine eigene Top-Level-Entity erstellen
(top_name.vhd) damit wir uns nicht so schnell in die Quere kommen. Dort
kann dann jeder die Komponenten instantiieren, die er braucht/will.
Umschalten in Quartus im "Project Navigator" -> rechte Maustaste auf
das File und "Set as Top-Level-Entity". Top-Level-Entity in VHDL <=>
main() in C/Java
Ich weiß nicht ob ich schon Templates für die Testbenches erstellen
werde. Mal sehen wie es sich mit der Zeit ausgeht.
das war es fürs erste
Günther
Other related posts:
