> A questo punto sono un po` indeciso fra 3 possibilita`:
>
> 1) lasciare perdere e fare il pcb cosi` com'e'
> 2) scrivere a "loro" sottoponendo dettagliatamente il problema (risorse
> allocate correttamente dalla 7.1, etc) per sapere se posso intervenire su
> qualche impostazione del compilatore vhdl
> 3) passare alla cpld successiva
Ai voti! (anzi: AY voti! ;-)
Io dico 3 :-)
Eugenio
